ОСОБЛИВОСТІ БЛОКА КЕРУВАННЯ ДЛЯ КОРЕЛЯЦІЙНОГО ОБРОБЛЕННЯ ЗОБРАЖЕНЬ - Мартинюк, Т. Б.; Крупельницький, Л. В.; Микитюк, О. В.; Зайцев, М. О. (Вісник Вінницького політехнічного інституту, 2022)
Широке запровадження мобільних роботів у різних сферах діяльності людини потребує подальшого їх вдосконалення та модернізації базових систем у їх складі. Найширше задіяні у цьому випадку засоби технічного зору у складі бортових систем мобільних роботів, а також пов’язані з ними блоки керування. Під час функціонування мобільного робота в автоматичному режимі необхідно врахувати низку особливостей та обмежень, зумовлених характером виконуваних практичних задач. Для блока керування насамперед — це забезпечення швидкодії спрацювання та компактності реалізації з орієнтацією на технології ПЛІС. У роботі ці аспекти побудови блока керування розглянуто з погляду реалізації кореляційної обробки статичних цифрових (бінарних) зображень. Як конкретний приклад вибрано оптоелектронну систему з кореляційною бінарною матрицею та матрицею світлодіодів для візуалізації сформованого оптичного кореляційного рельєфу. Такі системи найчастіше входять до складу бортових систем керування мобільних роботів і призначенні для виявлення та ідентифікації об’єктів. Запропоновано структуру блока керування з урахуванням особливостей кореляційного оброблення в оптоелектронній системі. Блок керування містить три лічильника: лічильник тактів, лічильник адреси для зчитування з пам’яті еталонів, лічильник адреси для зсуву у кореляційній матриці, а також пристрій керування. Побудовано пристрій керування у складі блока керування як мікропрограмний автомат (МПА) з використанням особливостей синтезу R-автомата. Особливістю R-автомата є реалізація його запам’ятовувальної частини на зсувному регістрі (R) на відміну від паралельних регістрів (T) та лічильників (СТ). Такий підхід дозволяє спростити комбінаційну частину МПА з можливістю нарощування його регулярної запам’ятовувальної частини на базі зсувного регістра. Це дозволяє ефективно реалізувати такі структури в одній мікросхемі ПЛІС архітектури FPGA.